确定芯片生命提取要求中的要求?

在当今竞争激烈的商业环境中，导航复杂性可能是一定的优势，但它也带来了重要的挑战。提高复杂性的三个主要趋势是技术扩展，设计扩展和系统扩展。传统上，经过测试的设计（DFT）解决方案集中在芯片水平上；但是，这些挑战还显示了包装和系统水平的机会。为了有效地满足客户的需求，西门子Eda采取了积极的步骤来应对他们面临的挑战。通过夺取创新的生命周期管理解决方案（SLM），他们成功地部署了高级规模系统，使客户可以在竞争激烈的市场中发展。图1：影响半导体制造商的三个挑战。半导体公司可以使用验证和确认阶段中的数据来创建其系统和系统的真正数字双胞胎。此方法将为存在性能数据驱动的视图打开新的可能性，重新责任，安全性和安全性。西门子EDA对芯片和系统的整个生命周期采用了一种方法，以增强新的应用程序和可见性。它的SLM方法可帮助半导体公司利用复杂性的竞争优势，而不会损害绩效。 SLM解决方案提供了一个全面的基础设施，可显着改善测试测试，提供出色的测试质量，同时识别thosefects和隐藏的产品，从而限制了因素。通过从试验到系统验证和验证的无缝转移，这些解决方案确保了强大的最终产品。此外，它们结合了所有这些功能，以进行连续实时监控，提供无与伦比的可靠性和性能。在此整体方法线上的好处是巨大的。 IC设计和生产过程变得越来越敏感，敏捷和有效。设备更容易包含在最终产品中，并且在DEP之后更可靠和安全loyment。监视整个设备寿命的重要事物的能力提供了维护限制，并不断优化站点的性能。图2：芯片生命周期管理过程。 SLM是使用数字双胞胎来应对复杂挑战并有效推动变化的主要持不同政权的卡丁车。产品的数字双胞胎是实际产品的虚拟表示。在创建物理版本之前，它允许在虚拟环境中设计和验证产品。数字化转型是一个持续的过程，即使对于数十年来数字化的公司也是如此。西门子的软件和综合数字双胞胎为公司提供了优化设计，工程和制造过程的公司。 SLM解决方案是自然的多域，因此必须采用DFT，收入评估和绩效监控活动的最佳技能至关重要。 SLM部署到现场后，帮助无缝从芯片中收集数据，并与Str配对评估和解释工具的设定。这种组合不仅为系统性能提供了重要的见解，而且还提供了提高可靠性和推动变化的组织。技术和系统的复杂性促进了改进建模和发现故障的需求，尤其是对于较新的失败类型，例如SystemError System（SDE）和静态数据腐败（SDC）[1]。这些故障不仅取决于晶体管水平的影响，还取决于系统级别的条件，包括潜在的缺陷，衰老和电动传输软件工作负载的影响。因此，在制造过程和最终产品中检测失败变得重要。如果公司没有升级到高级工具和DFT方法，那么使用先进技术节点设计的芯片（SOC）系统可以持续到满足当今市场所需的高质量市场。自动化，尤其是可以调整并实时完成的自动化，我这是设计过程的主要方面。扩展技术的主要目的是实现自动化的准确性和忠诚度，从而推动变化并提高效率。通过采用面向缺陷的发现和意识到诊断的诊断能力，我们将实现有效建模，检测和评估身体缺陷所需的准确性。但是，这种缺陷识别的提高能力也因模式生成的过程而变得复杂，这需要创建其他测试模式。设计晶体管时的缺陷源是设计复杂性的提高，尤其是在与DFT实施相关的大小和成本方面。这种复杂性导致核心和块上的并行工作增加，并增加了核心的重复使用。一种标准方法是在块水平上完成物理设计，然后将相邻的块称为基于瓷砖的DESIGN过程。但是，这种趋势使传统的DFT实施过程变得复杂。分层DFT流已经有效多年，使DFT可以包括并产生块模式或核心水平。它可以在顶层满足。不幸的是，增加了核心的数量和基于瓷砖的流的使用（缺乏级别的逻辑）是层次结构流更加困难。这些挑战包括工作计划，瓷砖设计带有颠簸，测试成本，电缆和计时链接。交付数据包传输解决了与扫描到复杂SOC的分布有关的许多挑战。这种方法允许在仅使用几个芯片级引脚的同时同时诊断许多核心。即使核心具有不同的模式计数或扫描长度，它也可以在几乎时间内有效测试两种核心机会，从而减少对填充的需求。 Tessent Tessent Testcopress和Stream Scan Networks（SSN）解决方案提供数据包扫描DELIV埃里。这些系统旨在解决测试SOC设计，主要DFT -Opposition和Design集成的常规DFT挑战，从而提供了可用的输入/输出接口。此方法有效地将测试交付与DFT级别的要求分开。例如，在压缩内核级别时，可以根据芯片I/O限制完全确定调整。将对哪些内核进行编程的决定，而不是很难作为传统多路复用引脚方法连接。图3：数据包交付体系结构。数据包交付的另一个优点是其自适应智能。 DFT设计最终确定并形成测试模式后，您可以选择要测试的特定内核。当用户识别要评估的内核时，数据包交付过程将进行优化，以确保交付良好。导致复杂性的第三个趋势是Exp系统。随着技术和设计的扩展，可以在单个集成电路（IC）中实施越来越多的操作，并且许多IC可以与单个软件包结合使用。系统扩展带来了挑战，例如在芯片之前优化系统体系结构，可确保功能子系统与芯片正确合作，以解决政府的功能规范，使用共享资源用于特定软件，以在系统级包中使用大量chiplet实施硬件实现。一组全面的基于硬件的跟踪工具（用硅IP提供）将管理复杂性。该操作应提供完整的整体芯片决定，以及每个IC子系统的详细视图。它还需要实施检测硬件和软件系统级别的能力，从而增强DFT结构提供的信息。此外，从系统开始的那一刻起，它应该提供准确而有凝聚力的图片。功能监视还需要根据以下方面的方面进行数据过滤和获取：可配置的标准灵活选择数据预滤波时间戳可编程的可编程的可编程的用于使用收集数据的分析应用程序的数据关联收集，以最大程度地响应功能监控的功能，可以从共享的系统中进行验证和分配（Onsime offect ofere contressip and-nime）（Onsime）（Onsime）（Onsime）（ONSIP）。进一步处理。减少与芯片设计集成所需的资源和开销非常重要。这些功能有助于数据收集和生成视角，从而提高了ROI。图4：嵌入式分析功能监测解决方案。 Tessent Embedded Analytics提供的功能监控和观点提供了一种独特的自适应智能形式。在这种情况下，它提供了优化操作的机会ation并改善最终产品应用程序。在IC之后或将要部署出现的系统之后，在发展阶段遇到的许多问题也可能出现。例如，需要结构性测试才能查看与累积或无声数据错误（SDE）相关的PAGI发出可靠的问题。只有在部署后才会出现一些问题；在实际的软件加载下，可能会发生低概率和高影响性能问题。这些问题应像其他错误一样检测，优先级，调查和解决。缩放系统中最大的挑战之一是硅老化和由此产生的自然可靠性问题。通过在整个产品生命周期中检查DFT结构的数据及其与从部署前阶段收集的相似数据的集成，我们可以识别现场故障并开发老化模型和可靠性。这种方法使我们可以预先预测潜在的故障。该程序的主要应用是看到数据损坏引起的SDE。已经使用了系统的确定性测试，预计采用率将增加。它们有助于处理测试数据量的急剧增加。 Tessent内部测试支持创建高质量测试和确定主义模式。 Tessent-Smem测试（IT）适合Tessent SSN，增强了使用系统和现场环境的能力。设计人员可以直接通过SSN BUS应用程序直接使用由Tessent SSN软件在系统测试控制器上生成的宝石确定性测试（EDT）模式。图5：系统中逻辑的确定性测试。在任何SLM解决方案中，都需要连续测试和设备监控，以确保整个操作过程中的最佳性能，可靠性和安全性。 Tessent在整个芯片生命周期内支持高质量，确定性测试模式的高质量，确定性测试模式的应用。每个挑战都包含机会。芯片生命周期如此Lines为使用技术，系统设计和扩展趋势（尤其是按大规模部署的公司）提供了重要优势。芯片生命周期管理涉及部署到网站后从芯片中的无缝收集数据。此过程包括一套可以有效使用和研究数据的工具，这些工具对系统性能提供了关键的看法。除了硅级基础设施外，端到端SLM还需要从传统的芯片设计工具流中转移。它需要实施一个闭环数字双胞胎的综合概念，该概念是将数据从实时产品转移回数据以进行审查和审核。该数据可以归因于设计，开发，模拟，制造和测试的早期阶段。随着每年的变化继续生成更多的数字系统，我们开发的数据大大增长，可用于评估和潜在的货币化。它使数字变化成为正在进行的jouRney，即使对于数十年来数字化的公司也是如此。可以通过结合对各种规模挑战的关键要素来解决现代系统的复杂性。最重要的是，当这些基本要素无缝工作时，采用SLM解决方案的巨大好处最容易实现。西门子EDA的生命周期解决方案通过使用高质量的DFT减轻设计的复杂性来加快市场时间。这些解决方案包括高级调试，安全性和信息安全功能，以及对当今芯片生命周期中不断变化的挑战的实时数据分析。